TRANSISTOR PROTECTIVE ELEMENT

Patent number:

JP10270567

Publication date:

1998-10-09

Inventor:

SHIMIZU TAKAYUKI

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

- international:

H01L27/02; H01L29/732; H01L27/02; H01L29/66; (IPC1-7): H01L21/8222;

H01L21/822; H01L27/04; H01L27/06

- european:

H01L27/02B4F2; H01L29/732B

Application number: JP19970068242 19970321

Priority number(s): JP19970068242 19970321


Also published as:

US6013941 (A. CN1136611C (1

Report a data error h

Abstract of JP10270567

PROBLEM TO BE SOLVED: To provide a protective element which does not limit the high speed operation of a transistor. SOLUTION: The open collector output transistor TR1, which becomes the object of protection, is formed on a transistor diffusion layer 2, and only a collector diffusion layer 2a forms the junction surface with a P-type semiconductor substrate region on the transistor diffusion layer 2. A transistor protective element 10 is composed of a collector diffusion layer (N-type diffusion layer) 2a, a main diffusion layer 3 and a P-type substrate region 1a. The N-type diffusion layer 2a is used as a collector, the main diffusion layer 3 is used as an emitter, and using the P-type substrate region 1a, which is pinched between the N-type diffusion layer 2a and the main diffusion layer 3, as a base, and when electrostatic surge is applied to an output terminal OUT, the lateral transistor TR1 is turned on. The main diffusion layer 3 is connected to an earth power source VEE, and it in formed in the vicinity of the collector diffusion layer 2a. As the protective element 10 is not connected to the terminal OUT, the parasitic capacitance is not increased, and the high speed operation of the TR1 is not subjected to restriction.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-270567

(43)公開日 平成10年(1998)10月9日

(51) Int.Cl.8		識別記号	FΙ			
H01L	21/8222		H01L	27/06	101D	
	27/06			27/04	Н	
	27/04			27/06	311C	
	21/822					


		審査請求	未請求 請求項の数6 OL (全 9 頁)
(21)出願番号	特顯平9-68242	(71)出願人	000000295 沖電気工業株式会社
(22)出顧日	平成9年(1997)3月21日	(72)発明者	東京都港区虎ノ門1丁目7番12号 清水 隆之 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
		(74)代理人	弁理士 前田 実

(54) 【発明の名称】 トランジスタ保護案子

(57)【要約】

【課題】 トランジスタの高速動作を制限しない保護素 子を提供する。

【解決手段】 保護対象となるオープンコレクタ出力ト ランジスタTR1は、トランジスタ拡散層2に形成さ れ、トランジスタ拡散層2は、コレクタ拡散層2aだけ がp型半導体基板の領域と接合面を形成している。トラ ンジスタ保護素子10は、上記のコレクタ拡散層(n型 拡散層)2aと、主拡散層3と、p型基板領域1aとを 有して成り、n型拡散層2aをコレクタ、主拡散層3を エミッタ、n型拡散層2aと主拡散層3とに挟まれたp 型基板領域1aをベースとし、出力端子OUTに静電気 サージが印加されるとONするラテラルトランジスタ t r 1 である。主拡散層 3 は、接地電源 VEEに配線接続さ れ、コレクタ拡散層2aに近接して形成されている。保 護素子10は、端子OUTに配線接続されないので端子 OUTの寄生容量を増加させることがなく、TR1の高 速動作を制限しない。



1

【特許請求の範囲】

【請求項1】 半導体基板のトランジスタ拡散層に形成されたバイポーラトランジスタを、前記トランジスタ拡散層の最外郭拡散層に混入する過大電圧から保護するトランジスタ保護素子であって、

前記最外郭拡散層と、

外部基準電源に配線接続され、かつ前記最外郭拡散層に 対して所定の距離を隔てて近接するように前記半導体基 板に形成された主拡散層と、

前記最外郭拡散層と前記主拡散層とに前記近接距離で挟まれた基板領域とを有して成ることを特徴とするトランジスタ保護素子。

【請求項2】 さらに、前記外部基準電源とは別の外部 電源に配線接続され、かつ前記主拡散層または前記コレ クタ拡散層に対して所定の距離を隔てて近接するように 前記半導体基板に形成された副拡散層と、

前記最外郭拡散層または前記主拡散層と前記副拡散層と に前記近接距離で挟まれた基板領域とを有して成ること を特徴とする請求項1記載のトランジスタ保護素子。

【請求項3】 前記主拡散層が前記最外郭拡散層を取り 囲むように環状に形成されており、

副拡散層を有するときには、さらに前記副拡散層が前記 主拡散層を取り囲むように環状に形成されていることを 特徴とする請求項1または2に記載のトランジスタ保護 素子。

【請求項4】 さらに、前記外部基準電源とは別のN (Nは2以上の整数) 個の異なる外部電源にそれぞれ配線接続されたN個の副拡散層と、

前記最外郭拡散層または前記主拡散層と前記N個の副拡 散層のいずれか1つとに挟まれた基板領域と、

前記N個の副拡散層のいずれか2つに挟まれた基板領域 とを有して成り、

それぞれの前記副拡散層は、前記最外郭拡散層、前記主拡散層、または他の副拡散層に対して所定の距離を隔てて近接するように前記半導体基板に形成されており、前記基板領域は、いずれか2つの前記拡散層に前記近接距離で挟まれていることを特徴とする請求項1記載のトランジスタ保護素子。

【請求項5】 前記最外郭拡散層がコレクタ拡散層であり、前記バイポーラトランジスタがオープンコレクタ形 40式の出力トランジスタであることを特徴とする請求項1でないし4のいずれかに記載のトランシスタ保護素子。

【請求項6】 前記半導体基板が第1の導電型であり、 前記コレクタ拡散層と前記主拡散層とが第2の導電型で あり、

副拡散層を有するときには、さらに前記副拡散層が第2 の導電型であることを特徴とする請求項1ないし5のいずれかに記載のトランシスタ保護素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体基板に形成されたバイポーラトランジスタを静電気サージ等の過大電圧から保護するトランジスタ保護素子に関し、特にオープンコレクタ形式の出力トランジスタとして用いられるバイポーラトランジスタに好適なトランジスタ保護素子に関する。

[0002]

【従来の技術】図6は従来のトランジスタ保護素子を示す図であり、(a)は回路図、(b)は断面構造図である。このトランジスタ保護素子100は、オープンコレクタ形式の出力トランジスタとして回路に組み込まれているnpn型バイポーラトランジスタTR1に対して設けられたものであり、図6(a)に示すように、出力端子OUTと正電源VCCとの間に挿入されたダイオードは1と、出力端子OUTと接地電源VEEとの間に挿入させたダイードは2とを有する。また図6(b)に示すように、出力トランジスタTR1のコレクタとなるn型拡散層2aとダイオードは2のカソードとなるn型拡散層102aは、それぞれ配線接続されている。

【0003】図6において、正電源VCCよりも大きな正の静電気サージが出力端子OUTに加わった場合には、ダイオードd1がONしてサージ電流を出力端子OUTから正電源VCC側にバイパスし、また負の静電気サージ(接地電源VEEより低電位の静電気サージ)が出力端子OUTに加わった場合には、ダイオードd2がONしてサージ電流を出力端子OUTから接地電源VEE側にバイパスし、出力トランジスタTR1を保護する。

【0004】また寄生トランジスタをトランジスタ保護素子としては、例えば特開平7-122715号公報に開示されたものがある。具体的には、半導体基板に形成した第1の拡散層を、保護対象である入力トランジスタの入力端子(通常はベース端子)に配線接続し、さらに第1の拡散層の近傍に、接地電源に配線接続された第2の拡散層および正電源に配線接続された第3の拡散層を形成し、第1の拡散層と第2の拡散層による寄生トランジスタ、および第1の拡散層と第3の拡散層による寄生容量トランジスタをそれぞれ保護素子として動作させる。

[0005]

【発明が解決しようとする課題】しかしながら上記従来のトランジスタ保護素子においては、保護対象とするトランジスタの保護対象とする端子の寄生容量を増加させてしまい、トランジスタの高速動作が制限されてしまうという問題があった。例えば、図6においては、トランジスタ保護素子100を設けると、出力トランジスタTR1のコレクタ端子(出力端子OUT)の寄生容量が増加し、出力トランジスタTR1の高速動作が制限されてしまう。ここで、出力トランジスタTR1のコレクタ側

の寄生容量の増加分は、主にダイオードd1およびd2 との間を接続する配線による容量と、ダイオードd1、 d2それぞれにおけるpn接合容量である。

【0006】本発明はこのような従来の問題を解決する ものであり、保護対象となるバイポーラトランジスタの 高速動作を制限しないトランジスタ保護素子を提供する ことを目的とする。

[0007]

【課題を解決するための手段】上記の目的を達成するために本発明の請求項1記載のトランジスタ保護素子は、 半導体基板のトランジスタ拡散層に形成されたバイポーラトランジスタを、前記トランジスタ拡散層の最外郭拡 散層に混入する過大電圧から保護するトランジスタ保護 素子であって、前記最外郭拡散層と、外部基準電源に配 線接続され、かつ前記最外郭拡散層に対して所定距離を 隔てて近接するように前記半導体基板に形成された主拡 散層と、前記最外郭拡散層と前記主拡散層とに前記近接 距離で挟まれた基板領域とを有して成る。

【0008】請求項2記載のトランシスタ保護素子は、請求項1において、さらに、前記外部基準電源とは別の外部電源に配線接続され、かつ前記主拡散層または前記コレクタ拡散層に対して所定の距離を隔てて近接するように前記半導体基板に形成された副拡散層と、前記最外郭拡散層または前記主拡散層と前記副拡散層とに前記近接距離で挟まれた基板領域とを有して成る。

【0009】請求項3記載のトランシスタ保護素子は、 請求項1または2において、前記主拡散層が前記コレク タ拡散層を取り囲むように環状に形成されており、副拡 散層を有するときには、さらに前記副拡散層が前記主拡 散層を取り囲むように環状に形成されていることを特徴 30 とする。

【0010】請求項4記載のトランシスタ保護素子は、請求項1において、さらに、前記外部基準電源とは別のN(Nは2以上の整数)個の異なる外部電源にそれぞれ配線接続されたN個の副拡散層と、前記最外郭拡散層または前記主拡散層と前記N個の副拡散層のいずれか1つとに挟まれた基板領域と、前記N個の副拡散層のいずれか2つに挟まれた基板領域とを有して成り、それぞれの前記副拡散層は、前記最外郭拡散層、前記主拡散層、または他の副拡散層に対して所定の距離を隔てて近接するように前記半導体基板に形成されており、前記基板領域は、いずれか2つの前記拡散層に前記近接距離で挟まれていることを特徴とする。

【0011】請求項5記載のトランシスタ保護素子は、請求項1ないし4のいずれかにおいて、前記最外郭拡散層がコレクタ拡散層であり、前記バイポーラトランジスタがオープンコレクタ形式の出力トランジスタであることを特徴とする。

【0012】請求項6記載のトランシスタ保護素子は、 請求項1ないし5のいずれかにおいて、前記半導体基板 50 が第1の導電型であり、前記コレクタ拡散層と前記主拡 散層とが第2の導電型であり、副拡散層を有するときに は、さらに前記副拡散層が第2の導電型であることを特 徴とする。

[0013]

【発明の実施の形態】

第1の実施形態

図1は本発明の第1の実施形態のトランジスタ保護素子を示す図であり、(a)は回路図、(b)は上面構造図、(c)は断面構造図である。このトランジスタ保護素子10は、図1(a)に示すように出力トランジスタTR1に対して設けられたものである。尚、ここでは第1の導電型はp型、第2の導電型はn型である。

【0014】出力トランジスタTR1は、エミッタ接地 形式、かつオープンコレクタ形式のnpn型バイポーラ トランジスタであり、図1(b)、(c)に示すよう に、p型半導体基板1のトランジスタ拡散層2に形成さ れている。トランジスタ拡散層2は、コレクタ拡散層 (n型拡散層) 2 a と、コレクタ拡散層 2 a 内に形成さ れたベース拡散層 (p型拡散層) 2bと、ベース拡散層 2 b内に形成されたエミッタ拡散層 2 c とを有する。 コ レクタ拡散層2aは出力端子OUT (コレクタ端子C) に配線接続され、ベース拡散層2bは入力端子IN(ベ ース端子B) に配線接続され、エミッタ拡散層2cは接 地端子GND(エミッタ端子E)に配線接続されてお り、接地端子GNDは外部の接地電源VEE(外部基準電 源) に配線接続されている。バイポーラトランジスタ は、通常、このようにトランジスタ拡散層の最外郭拡散 層がコレクタ拡散層となる構造であり、3つの拡散層の 中でコレクタ拡散層だけが基板領域と接合面を形成す る。

【0015】トランジスタ保護素子10は、トランジス タ拡散層2の最外郭拡散層に対応する出力トランジスタ TR1の端子、すなわちコレクタ端子Cに混入する静電 気サージから出力トランジスタTR1を保護するもので ある。このトランジスタ保護素子10は、n型拡散層 (出力トランジスタTR1のコレクタ拡散層) 2aと、 主拡散層(n型拡散層)3と、p型基板領域1aとを有 して成り、n型拡散層2aをコレクタ、主拡散層3をエ ミッタ、n型拡散層2aと主拡散層3とに挟まれたp型 基板領域1aをベースとするラテラルトランジスタtr 1である。主拡散層3は、接地電源VEEに配線接続さ れ、コレクタ拡散層2aに近接して形成されている。コ レクタ拡散層2aと主拡散層3との距離(p型基板領域 1 a との接合面間の距離) は、出力トランジスタTR1 が正常動作しているときに両拡散層が電気的に分離さ れ、出力端子OUTに静電気サージが混入したときに、 n型拡散層2aとp型基板領域1aとの接合面または主 拡散層3とp型基板領域1aとの接合面のいずれかがブ レークダウンするような距離である。尚、p型半導体基

板1は接地電源VEEに接続されており、図中の抵抗 r 1 は、p型基板領域1aと接地電源VEEとの間の基板抵抗 を示している。

【0016】次に図1に示すトランジスタ保護素子10 の動作を説明する。図1において、接地電源VEEを0 [V] として、正電源VCCを越えるような正の静電気サ ージが出力端子OUTに印加された場合には、コレクタ 拡散層2aとp型基板領域1aとの間でブレークダウン を起こしてp型基板領域1aの電位が0[V]から上昇 し、p型基板領域1aと主拡散層3のpn接合がONし て、サージ電流を出力端子OUTから接地電源VEE側に バイパスする。また、負の静電気サージが出力端子OU Tに印加された場合には、p型基板領域1aと主拡散層 3との間でブレークダウンを起こしてp型基板領域1a の電位が 0 [V] に向けて上昇し、コレクタ拡散層 2 a とp型基板領域1aとのpn接合がONして、サージ電 流を接地電源VEE側から出力端子OUTにバイパスす る。すなわち、外部より出力端子OUTに静電気サージ が印加されると、ラテラルトランジスタtrlがONし てサージ電圧を放電させるので、出力トランジスタTR 20 1には静電気サージが加わらず、出力トランジスタTR 1を上記の静電気サージから保護することができる。

【0017】ここで、トランジスタ保護素子10(ラテラルトランジスタtr1)は、出力端子OUTに配線接続されていないので、出力端子OUTに寄生する容量は、出力トランジスタTR1による寄生容量のみとなる。すなわち、トランジスタ保護素子10を設けても、出力端子OUTの寄生容量は増加せず、出力トランジスタTR1は、トランジスタ保護素子10がないときと同様の高速動作ができる。

【0018】尚、入力端子INに対してトランジスタ保護素子を設けるには、もう1つn型拡散層を形成し、この新たなn型拡散層とベース拡散層2bとを配線接続しなければならず、入力端子INの寄生容量を増加させてしまう。またエミッタ端子Eに対しても同様である。従って保護対象となるバイポーラトランジスタの保護対象となる端子は、トランジスタ拡散層の最外郭拡散層に接続していることが必要である。もし仮に、エミッタ拡散層が最外郭拡散層となっているバイポーラトランジスタがあれば、第1の実施形態のトランジスタ保護素子によりあれば、第1の実施形態のトランジスタ保護素子によりな、エミッタ端子に混入する静電気サージからトランジスタを保護することができる。

【0019】このように第1の実施形態によれば、保護対象となる出力トランジスタTR1に対するトランジスタ保護素子10を、出力トランジスタTR1のコレクタ拡散層2aに近接し、接地電源VEEに配線接続した主拡散層3と、この間のp型基板領域1aとで形成することにより、出力トランジスタTR1のコレクタ端子C(出力端子OUT)に寄生する50

容量は、出力トランジスタTR1の寄生容量のみとなり、保護素子10による寄生容量が付加されないため、 出力トランジスタTR1の高速動作を制限することがない。

【0020】尚、上記第1の実施形態においては保護対象のトランジスタをオープンコレクタ形式のnpn型としたが、保護対象のトランジスタは、オープンコレクタ形式に限定されるものではなく、またpnp型でも良い。さらに保護対象のトランジスタの保護対象となる端子は、コレクタ端子に限定されることなく、最外郭拡散層に接続する端子であれば良い。

【0021】第2の実施形態

図2は本発明の第2の実施形態のトランジスタ保護素子を示す構造図であり、(a)は上面構造図、(b)は断面構造図である。このトランジスタ保護素子は、図1に示した出力トランジスタTR1に対して設けられたものである。

【0022】図2に示すトランジスタ保護素子は、出力トランジスタTR1のコレクタ拡散層2aと、主拡散層(n型拡散層)4と、p型基板領域1bとを有してなり、コレクタ拡散層2aと主拡散層4とに挟まれたりッタ、コレクタ拡散層2aと主拡散層4とに挟まれたり型基板領域1bをベースとするラテラルトランジスタ保護をでして、図2に示すトランジスタ保護をでいる。従って、図2に示すトランジスタ保護をジスタにである。主拡散層4は、アコをはである。主拡散層4は、接地電源VEEに配線接続され、図1の主拡散層3と同じ成されている。尚、図中の抵抗r2は、p型基板領域1bと接地電源VEEとの間の基板抵抗を示している。

【0023】図2に示すトランジスタ保護素子の動作は、上記第1の実施形態のトランジスタ保護素子と同じである。しかし、図2に示すトランジスタ保護素子においては、コレクタ拡散層2aとp型基板領域1bとの接合面積およびp型基板領域1bと主拡散層4との間の接合面積、すなわちラテラルトランジスタtr2のコレクターベース間のpn接続面積およびベースーエミッタ間のpn接続面積を、上記第1の実施形態よりもそれぞれ大きく確保できるため、ラテラルトランジスタtr2がONしたときに、サージ電流が分散され、ある部分に集中して流れることがなくなるので、静電気耐圧が高くなる。

【0024】このように第2の実施形態によれば、出力トランジスタTR1のコレクタ端子C(出力端子OUT)に寄生する容量は、上記第1の実施形態と同様に出力トランジスタTR1の寄生容量のみとなり、保護素子による寄生容量が付加されないため、出力トランジスタTR1の高速動作を制限することがない。さらに、トランジスタ保護素子であるラテラルトランジスタtr2のpn接合面積が広いため、上記第1の実施形態に比べて

静電気耐圧を高くすることができる。

【0025】第3の実施形態

図3は本発明の第3の実施形態のトランジスタ保護素子を示す図であり、(a)は回路図、(b)は上面構造図、(c)は断面構造図である。このトランジスタ保護素子11は、図3(a)に示すように、出力トランジスタTR1に対して設けられたものである。この出力トランジスタTR1は、図1に示したオープンコレクタ形式の出力トランジスタである。

【0026】トランジスタ保護素子11は、最外郭拡散 層であるコレクタ拡散層2aに接続するコレクタ端子C (出力端子OUT) に混入する静電気サージから出力ト ランジスタTR1を保護するものである。このトランジ スタ保護素子11は、n型拡散層(コレクタ拡散層)2 aと、主拡散層(n型拡散層)3と、p型基板領域1a と、副拡散層 (n型拡散層) 5と、p型基板領域1cと を有して成り、 n型拡散層 2 a をコレクタ、主拡散層 3 をエミッタ、p型基板領域1aをベースとするラテラル トランジスタtr1と、主拡散層3をエミッタ、副拡散 層5をコレクタ、主拡散層3と副拡散層5とに挟まれた 20 p型基板領域1cをベースとするラテラルトランジスタ tr3とを有する。主拡散層3は、接地電源VEEに配線 接続され、主拡散層2aに近接して形成されている。ま た副拡散層5は、正電源VCC(外部電源)に配線接続さ れ、主拡散層3に近接して形成されている。すなわちト ランジスタ保護素子11は、図1に示すトランジスタ保 護素子10において、さらに副拡散層5を形成してラテ ラルトランジスタ tr 3を設けたものである。尚、図中 の抵抗r3は、p型基板領域1cと接地電源VEEとの間 の基板抵抗を示している。

【0027】次に図3に示すトランジスタ保護素子11 の動作を説明する。図3において、接地電源VEEを基準 (O[V]) として正電源VCCを越えるような正の静電 気サージが出力端子OUTに印加された場合には、コレ クタ拡散層2aとp型基板領域1aとの間でブレークダ ウンを起こしてp型基板領域1aの電位が0 [V] から 上昇し、p型基板領域1aと主拡散層3とのpn接合が ONして、サージ電流を出力端子OUTから接地電源V EE側にバイパスし、さらに主拡散層3とp型基板領域1 c との間でブレークダウンを起こしてp型基板領域1c の電位が上昇し、p型基板領域1cと副拡散層5とのp n 接合がONして、サージ電流を正電源VCC側にもバイ パスする。また、負の静電気サージが出力端子OUTに 印加された場合には、p型基板領域1aと主拡散層3と の間でブレークダウンを起こしてp型基板領域1aの電 位がO[V]から上昇し、コレクタ拡散層2aとp型基 板領域1aとのpn接合がONして、サージ電流を接地 電源VEE側から出力端子OUTにバイパスし、さらにp 型基板領域1cと副拡散層5との間でプレークダウンを 起こしてp型基板領域1cの電位が上昇し、副拡散層3 50 とp型基板領域1cとのpn接合がONして、サージ電流を正電源VCC側からもバイパスする。

【0028】次に、何らかの原因によりエミッタ端子E と接地電源VEEの接続が外れた場合、あるいはMIL規 格による静電気耐圧試験をする場合等において、エミッ タ端子Eが開放となったときの動作を説明する。まず、 上記正の静電気サージが出力端子OUTに印加された場 合には、コレクタ拡散層2aとp型基板領域1aとの 間、および主拡散層3とp型基板領域1cの間でそれぞ れブレークダウンを起こし、これによりp型基板領域1 aおよび1cの電位がそれぞれ上昇し、p型基板領域1 aと主拡散層3とのpn接合、およびp型基板領域1c と副拡散層5とのpn接合がそれぞれONして、サージ 電流を出力端子OUTから正電源VCC側にバイパス吸収 する。また、負の静電気サージが出力端子OUTに印加 された場合には、p型基板領域1aと主拡散層3との 間、およびp型基板領域1aおよび1cの電位がそれぞ れ上昇し、これによりp型基板領域1aと主拡散層3と のpn接合、およびp型基板領域1cと副拡散層5との p n 接合がそれぞれONして、サージ電流を正電源VCC 側から出力端子OUTにバイパス吸収する。

【0029】すなわち、外部より出力端子OUTに静電気サージが印加されると、ラテラルトランジスタtr1およびtr2がそれぞれONしてサージ電圧を放電させるので、出力トランジスタTR1に静電気サージが加わらず、出力トランジスタTR1を上記の静電気サージから保護することができる。このとき、トランジスタ保護素子11(ラテラルトランジスタtr1およびtr2)は、出力端子OUTに配線接続されていないので、出力端子OUTに寄生する容量は、出力トランジスタTR1による寄生容量のみとなり、出力トランジスタTR1は、トランジスタ保護素子11がないときと同様の高速動作ができる。

【0030】このように第3の実施形態によれば、出力トランジスタTR1に対するトランジスタ保護素子11を、出力トランジスタTR1のコレクタ拡散層2aと、このコレクタ拡散層3aに近接し、接地電源VEEに配線接続した主拡散層3と、これらの間のp型基板領域1aと、主拡散層3に近接し、正電源VCCに配線接続した副拡散層5と、これらの間のp型基板領域1cとで形成することにより、出力トランジスタTR1のコレクタ端子C(出力端子OUT)に寄生する容量は、上記第1および第2の実施形態と同様となり、出力トランジスタTR1の高速動作を制限することがない。さらに、放電経路を正電源VCC側にも確保できるため、上記第1および第2の実施形態に比べて、静電気耐圧を高くすることができる。

【0031】尚、副拡散層5をコレクタ拡散層2a、あるいは主拡散層3とコレクタ拡散層2aの両方に近接させて形成しても良い。この場合には、正の静電気サージ

に対しては、ラテラルトランジスタ trlが先にON し、負の静電気サージに対しては、ラテラルトランジス タtr2が先にONして、それぞれ静電気サージを吸収 する。また、異なる外部電源に接続された複数の副拡散 層を形成しても良い。

【0032】第4の実施形態

図4は本発明の第3の実施形態のトランジスタ保護素子 を示す構造図であり、(a)は上面構造図、(b)は断 面構造図である。このトランジスタ保護素子は、図1に 示した出力トランジスタTR1に対して設けられたもの である。

【0033】図4に示すトランジスタ保護素子は、出力 トランジスタTR1のコレクタ拡散層2aと、主拡散層 4と、p型基板領域1bと、副拡散層(n型拡散層) 6 と、p型基板領域1dとを有してなり、コレクタ拡散層 2 a をコレクタ、主拡散層 4 をエミッタ、コレクタ拡散 層2aと主拡散層4とに挟まれたp型基板領域1bをベ ースとするラテラルトランジスタtr2と、主拡散層4 をエミッタ、副拡散層6をコレクタ、主拡散層4と副拡 散層 6 に挟まれた p 型基板領域 1 d をベースとするラテ 20 ラルトランジスタ t r 4 とを有する。従って、図 4 に示 すトランジスタ保護素子の回路図は、図3 (a) におい て、ラテラルトランジスタtrlをtr2に変え、ラテ ラルトランジスタ t r 3を t r 4に変えたものである。 主拡散層4は、接地電源VEEに配線接続され、図1の主 拡散層3と同じ近接距離で、コレクタ拡散層2aを取り 囲むように形成されている。また、副拡散層6は、正電 源VCCに配線接続され、図3の副拡散層5と同じ近接距 離で、主拡散層3を取り囲むように形成されている。 尚、図中の抵抗 r 4 は、p 型基板領域 1 d と接地電源 V EEとの間の基板抵抗を示している。

【0034】図4に示すトランジスタ保護素子の動作 は、上記第3の実施形態のトランジスタ保護素子と同じ である。しかし、図4に示すトランジスタ保護素子にお いては、コレクタ拡散層2aとp型基板領域1bとの接 合面積、p型基板領域1bと主拡散層4との間の接合面 積、主拡散層4とp型基板領域1dとの接合面積、およ びp型基板領域1dと副拡散層6との接合面積、すなわ ちラテラルトランジスタ t r 2 および t r 4 のコレクタ ーベース間のpn接続面積およびベースーエミッタ間の 40 pn接続面積を、上記第3の実施形態よりもそれぞれ大 きく確保できるため、ラテラルトランジスタtr2およ びtr4がONしたときに、サージ電流が分散され、あ る部分に集中して流れることがなくなるので、さらに静 電気耐圧が高くなる。

【0035】このように第4の実施形態によれば、出力 トランジスタTR1のコレクタ端子C(出力端子OU T) に寄生する容量は、上記第1ないし第3の実施形態 と同様に出力トランジスタTR1の寄生容量のみとな り、保護素子による寄生容量が付加されないため、出力 50 ジスタ保護素子を示す上面構造図である。

トランジスタTR1の高速動作を制限することがない。 さらに、トランジスタ保護素子を構成するラテラルトラ ンジスタtr2およびtr4のpn接合面積が広いた め、上記第3の実施形態に比べて静電気耐圧をさらに高 くすることができる。

10

【0036】尚、第4の実施形態においては、コレクタ 拡散層2aを取り囲むように主拡散層4を形成し、主拡 散層4を取り囲むように副拡散層6を形成したが、主拡 散層と副拡散層の形成領域はこれに限定されるものでは ない。例えば、図5(a)に示すように、主拡散層4a と副拡散層6aとによりコレクタ拡散層2aを取り囲む ようにしても良く、また図5(b)に示すように、コレ クタ拡散層2aに近接するように副拡散層6bを形成 し、副拡散層6 b の形成領域を除いてコレクタ拡散層2 aを取り囲むように、主拡散層4bを形成しても良い。 [0037]

【発明の効果】以上説明したように本発明のトランジス タ保護素子によれば、トランジスタ保護素子を、保護対 象となるトランジスタの最外郭拡散層と、この最外郭拡 散層に近接し、外部基準電源に配線接続した主拡散層 と、この間の基板領域とで形成することにより、保護素 子を設けても、保護対象トランジスタの最外郭拡散層に 接続する端子の寄生容量を増加させることがないので、 保護対象トランジスタの高速動作を制限することがない という効果がある。

【0038】また、本発明の請求項2または4に記載の トランジスタ保護素子によれば、主拡散層または最外郭 拡散層に近接し、外部電源に配線接続する副拡散層をさ らに設けることにより、過大電圧の放電経路を外部電源 側にも確保できるので、上記の効果に加え、静電気耐圧 を高くすることができるという効果がある。

【0039】また、本発明の請求項3記載のトランジス タ保護素子によれば、最外郭拡散層を取り囲むように環 状に主拡散層を形成することにより、接合面積が広くな り、サージ電流を分散することができるので、上記本発 明の効果に加え、静電気耐圧を高くすることができると いう効果がある。また環状形成された主拡散層を取り囲 むように環状に副拡散層を形成すれば、さらに静電気耐 圧を高くすることができるという効果がある。

【図面の簡単な説明】

【図1】 本発明の第1の実施形態のトランジスタ保護 素子を示す図である。

【図2】 本発明の第2の実施形態のトランジスタ保護 素子を示す構造図である。

【図3】 本発明の第3の実施形態のトランジスタ保護 素子を示す図である。

【図4】 本発明の第4の実施形態のトランジスタ保護 素子を示す構造図である。


【図5】 本発明の第4の実施形態における別のトラン 【図6】 従来のトランジスタ保護素子を示す図である。


【符号の説明】


1 p型半導体基板、 1 a, 1 b, 1 c, 1 d p型 基板領域、 2 トランジスタ拡散層、 2 a コレク タ拡散層 (n型拡散層)、 2 b ベース拡散層 (p型 拡散層)、 2 c エミッタ拡散層 (n型拡散層)、 3, 4, 4 a, 4 b 主拡散層 (n型拡散層)、 5, * * 6, 6 a, 6 b 副拡散層 (n型拡散層) 、 1 0, 1 1 トランジスタ保護素子、 tr1, tr2, tr 3, tr4npn型ラテラルトランジスタ、 TR1 npn型バイポーラトランジスタ (出力トランジスタ) 、 VEE 接地電源、 VCC 正電源、 IN 入力端子、 OUT 出力端子、 GND 接地端子、 B ベース端子、 E エミッタ端子、 C コレクタ端子

12

【図1】









第1の実施形態

【図2】




1 p型半導体基板


(a)上面構造図




第2の実施形態











第4の実施形態におけるトランジスタ保護素子

【図6】





(b)断面構造図

従来のトランジスタ保護回路